組み込み向け再構成可能 Java プロセッサ

特徴

受賞

LSI 実現

  • VDEC Rohm 4.5mm x 4.5 mm
  • 30000 ゲート
  • 50 MHz 動作
  • VHDL 11000 行
  • 1998年12月完成
  • 設計・レイアウト: 木田裕之, 木村晋二, 高木一義, あべ松竜盛, 渡邉勝正

参考文献


Last modified: 2000.03.14