List of Publications

2003 (H15: 2003.04 - 2004.03)

• Transactions, Journals, and International Conference
  1. Bit Length Optimization of Fractional Part on Floating to Fixed Point Conversion for High Level Synthesis
     N. Doi, T. Horiyama, N. Nakanishi, S. Kimura and K. Watanabe
     IEICE Trans. Fundamentals, Vol. E86-A, No. 12, pp.3176-3183, Dec. 2003
  2. A Built-in Reseeding Technique for LFSR-Based Test Pattern Generation
     Y. Shi, Z. Zhang, S. Kimura, M. Yanagisawa and T. Ohtsuki
     IEICE Trans. Fundamentals, Vol. E86-A, No. 12, pp.3056-3662, Dec. 2003
  3. Bit Length Optimization of Fractional Parts on Floating to Fixed Point Conversion fro High-Level Synthesis
     Nobuhiro Doi, Takashi Horiyama, Masaki Nakanishi, Shinji Kimura, Katsumasa Watanabe
     Proc. of the Workshop on Synthesis and System Integration of Mixed Information technologies, pp.129-136, April, 2003
  4. Bit Length Optimization in High Level Synthesis Based on Analytical Methods (Invited Talk)
     Shinji Kimura, Nobuhiro Doi
     System on Chip Design Automation Conference 2003 at Korea, Nov. 2003
  5. Minimization of Fractional Wordlength on Fixed-Point Conversion for High-Level Synthesis
     Nobuhiro Doi, Takashi Horiyama, Masaki Nakanishi and Shinji Kimura
     Proc. ASP-DAC 2004, pp.80-85, Jan. 2004
• Research Meetings
  1. 畳み込み機構を持つ FPGA のマッピング能力について
     清水友樹、木村晋二、堀山貴史、中西正樹、柳澤政生
     DA シンポジウム 2003 論文集, pp.31-36, July 2003
  2. 丸めを考慮した浮動小数点数の固定小数点数への自動変換
     土井伸洋、堀山貴史、中西正樹、木村晋二
     DA シンポジウム 2003 論文集, pp.209-214, July 2003.
  3. プロセッサにおける配線の再構成可能性の利用について
     木村晋二、原田恭典、柳澤政生
     システムLSIワークショップ、pp.307-310, Nov. 2003
  4. 多ビット演算における演算回数の削減手法について
     久門亨、木村晋二、池永剛、馬場孝明、後藤敏
     システムLSIワークショップ、pp.303-306, Nov. 2003
  5. プロセッサにおける配線の再構成可能性の利用について
     原田恭典、木村晋二、柳澤政生
     情報処理学会研究報告、2004-SLDM-113, pp.1-6, Jan. 2004

Pulbications at 2002 (H12)