発表論文一覧 平成 10 年度 - 平成 12 年度 (1998年4月 - 2001年3月)

2000年度 (平成12年度: 2000年4月 - 2001年3月)

• 論文誌・国際会議
  1. Q. Zhu, Y. Matsunaga, S. Kimura, and K. Watanabe.
     Robust Heuristics for Multi-Level Logic Simplification Considering Local Circuit Structure.
     IEICE Transactions on Fundamentals, Vol. E83-A, No. 12, pp. 2520-2527, Dec. 2000.
  2. K. Nakamura, S. Maruoka, S. Kimura, and K. Watanabe.
     Multi-Cycle Path Detection Based on Propositional Satisfiability with CNF Simplification Using Adaptive Variable Insertion.
     IEICE Transactions on Fundamentals, Vol. E83-A, No. 12, pp. 2600-2607, Dec. 2000.
  3. Q. Zhu, Y. Matsunaga, S. Kimura, and K. Watanabe.
     Robust Heuristics for Multi-Level Logic Simplification Considering Local Circuit Structure.
     In Proc. of the 9th Workshop on Synthesis And System Integration of Mixed Technologies (SASIMI 2000), pp. 299-306, Apr. 2000.
  4. M. Nakanishi, K. Hamaguchi, and T. Kashiwabara.
     Ordered Quantum Branching Programs Are More Powerful than Orderd Probabilistic Branching Programs under a Bounded-Width Restriction.
     In Proc. of the 6th Annual International Computing and Combinatorics Conference (COCOON 2000), LNCS 1858, Springer, pp. 467-476, July 2000.
  5. E. Boros, T. Horiyama, T. Ibaraki, K. Makino, and M. Yagiura.
     Finding Essential Attributes in Binary Data.
     In Proc. of the 2nd International Conference on Intelligent Data Engineering and Automated Learning (IDEAL 2000), LNCS 1983, Springer, pp. 133-138, Dec. 2000.
  6. T. Horiyama and T. Ibaraki.
     Reasoning with Ordered Binary Decision Diagrams.
     In Proc. of the 11th Annual International Symposium on Algorithms and Computation (ISAAC 2000), LNCS 1969, Springer, pp. 120-131, Dec. 2000.
  7. K. Nakamura, Q. Zhu, S. Maruoka, T. Horiyama, S. Kimura, and K. Watanabe.
     A Real-time 64-Monosyllable Recognition LSI with Learning Mechanism.
     In Proc. of the 11th Asia and South Pacific Design Automation Conference 2001 (ASP-DAC 2001), pp. 31-32, Jan. 2001.
  8. K. Nakamura, Q. Zhu, S. Maruoka, T. Horiyama, S. Kimura, and K. Watanabe.
     Speech Recognition Chip for Monosyllables.
     In Proc. of the 11th Asia and South Pacific Design Automation Conference 2001 (ASP-DAC 2001), pp. 396-399, Jan. 2001.
  9. I. Kobayashi, T. Fujiwara, Y. Yamamoto, and J. Nakano.
     The Language and the Extendibility of the Statistical System Jasp.
     In Proc. of ISM Symposium 2001 - Statistical software in the internet age, Feb. 2001.
• 研究会
  1. 中村一博, 丸岡新治, 木村晋二, 渡邉勝正.
     充足可能性判定手法に基づく有限状態機械の状態数え上げ.
     電子情報通信学会 VLSI 設計技術研究会 VLD2000-26, CAS200-17, DSP2000-38, pp. 123-130, June 2000.
  2. T. Horiyama and T. Ibaraki.
     Translation between Horn CNFs and their Ordered Binary Decision Diagrams.
     LA シンポジウム, July 2000.
  3. 堀山貴史, 茨木俊秀.
     Horn 関数を表す CNF 式と二分決定グラフの相互変換.
     日本数理科学協会 Annual Meeting, Aug. 2000.
  4. E. Boros, T. Horiyama, T. Ibaraki, K. Makino, and M. Yagiura.
     Finding Small Sets of Essential Attributes in Binary Data.
     In Proc. of the 17th International Symposium on Mathematical Programming, p. 164, Aug. 2000.
  5. 渡邉勝正, 相良かおる, 山下隆義, 木村晋二.
     不完全な記述からの推測による手指動作の 3 次元アニメーション表示.
     電子情報通信学会, 第 3 回手話情報学研究会, pp. 25-32, Nov. 2000.
  6. 宮脇冨士夫, 渡邉勝正.
     ソフトウェアを複数のプログラマが協調して開発するための環境の構築.
     情報処理学会研究報告, ソフトウ ェ ア工学, No.129, pp. 41-48, Nov. 2000.
  7. 鬼頭秀明, 高木一義, 木村晋二, 高木直史.
     再構成可能部を持つ Java プロセッサにおけるハードウェア JIT 機構の検討.
     電子情報通信学会, コンピュータシステム研究会 CPSY2000-65, Nov. 2000.
  8. 中村一博, 中西正樹, 堀山貴史, 鈴木真人, 木村晋二, 渡邉勝正.
     視線インタフェースのためのリアルタイム視線推定 LSI.
     第４回システム LSI 琵琶湖ワークショップ, pp. 267-270, Nov. 2000.
  9. 中村一博, 朱強, 丸岡新治, 堀山貴史, 木村晋二, 渡邉勝正.
     C 言語を用いた音声認識 ・ 学習 LSI の設計と実現について.
     電子情報通信学会 VLSI 設計技術研究会 VLD2000-90, ICD200-147, FTS2000-55, Nov. 2000.
  10. 駱福全, 小林郁典, 渡邉勝正.
      自発的機能を持つオブジ ェ クトの設計と実装.
      情報処理学会研究報告, 人文科学とコンピュータ, 49-8, Jan. 2001.
  11. 渡邉勝正, 木村晋二, 堀山貴史, 中西正樹, 伊藤康史, 中村一博, 駱福全, 宮脇冨士夫.
      「型破りのシステム」設計論　- 新しい情報システム設計者の育成に向けて -.
      情報処理学会, 情報システムと社会環境シンポジウム, pp.25-32, Jan. 2001.
  12. 中西正樹, 浜口清治, 柏原敏伸.
      定数幅量子ブランチングプログラムの計算能力.
      LA シンポジウム, Feb. 2001.
• 全国大会
  1. 尾辻崇, 堀山貴史, 木村晋二, 渡邉勝正.
     冗長2進 CORDIC 演算器を有する 16 ビットパイプラインプロセッサ.
     電子情報通信学会基礎・境界ソサイエティ大会, A-3-11, Oct. 2000.
  2. 中村一博, 朱強, 丸岡新治, 堀山貴史, 木村晋二, 渡邉勝正.
     学習回路インタフェースを持ち不特定話者に対応できる音声認識回路.
     電子情報通信学会基礎・境界ソサイエティ大会, A-3-13, Oct. 2000.
  3. 鬼頭秀明, 高木一義, 木村晋二, 高木直史.
     再構成可能部を持つ Java プロセッサにおける高速化方式 およびハードウェア JIT 機構の検討.
     電子情報通信学会基礎・境界ソサイエティ大会, A-3-16, Oct. 2000.
  4. 堀山貴史, 茨木俊秀.
     Horn CNF とその二分決定グラフ表現間の変換の計算複雑さ.
     電子情報通信学会情報・システムソサイエティ大会, D-1-5, Oct. 2000.

1999年度 (平成11年度: 1999年4月 - 2000年3月)

• 論文誌・国際会議
  1. O.Ogawa, K.Takagi, Y.Itoh, S.Kimura, and K.Watanabe.
     Hardware Synthesis from C Programs with Estimation of Bit Length of Variables.
     IEICE Trans. Fundamentals, Vol. E82-A, No.11, pp. 2338--2346, Nov. 1999.
  2. K.Takagi, H.Hatakeda, S.Kimura, and K.Watanabe.
     Exact Minimization of Free BDDs and Its Application to Pass-Transister Logic Optimization.
     IEICE Trans. Fundamentals, Vol. E82-A, No.11, pp. 2407--2412, Nov. 1999.
  3. 相良かおる, 渡邉勝正.
     英文契約書式集に含まれる名詞間の類似度計算.
     情報処理学会論文誌, Vol.40, No.12, pp. 4213--4225, Dec. 2000.
  4. Q.Zhu, Y.Matsunaga, S.Kimura, and K.Watanabe.
     Multi-Level Logic Simplification using Statisfiability Don't Cares.
     Proceedings of Asia Pacific Conference on cHip Design Languages, pp. 127--131, Oct. 1999.
  5. T.Horiyama and T.Ibaraki.
     Ordered Binary Decision Diagrams as Knowledge-Bases.
     Proc. of 10th Annual International Symposium on Algorithms and Computation (ISAAC'99), LNCS 1741, Springer, pp. 83--92, Dec. 1999.
  6. K.Nakamura, S.Maruoka, S.Kimura, and K.Watanabe.
     Multi-Clock Path Analysis Using Propositional Satisfiability.
     Proceedings of Asia and South Pacific Design Automation Conference 2000 (ASP-DAC 2000) C1.5, pp. 81--86, Jan. 2000.
  7. S.Kimura, H.Kida, K.Takagi, T.Abematsu, and K.Watanabe.
     An Application Specific Java Processor with Reconfigurablities.
     Proceedings of Asia and South Pacific Design Automation Conference 2000 (ASP-DAC 2000) A1.13, pp. 25--26, Jan. 2000.
  8. 相良かおる, 渡邉勝正.
     英文契約書の構造化のための統語構造の抽出と注釈付け.
     情報処理学会 2000 年情報学シンポジウム, pp. 135--142, Jan. 2000.
• 研究会
  1. 小林郁典, 中野純司, 渡邉勝正. 知的オブジェクト指向プログラミング環境.
     情報処理学会 プログラミング研究会 24-5, pp. 1--11, Jun. 1999.
  2. 朱強, 松永裕介, 木村晋二, 渡邉勝正.
     Satisfiability Don't Caresを用いた多段論理回路の簡単化.
     電子情報通信学会 VLSI 設計技術研究会 VLD99-68, pp. 31--37, Sept. 1999.
  3. 渡邉勝正, 朱強, 相良かおる, 木村晋二.
     能動形プログラミングとスレッドによる実現.
     日本ソフトウェア科学会第16回大会論文集 E5-1, pp. 193--196, Sept. 1999.
  4. 渡邉勝正, 木村晋二, 堀山貴史, 駱福全.
     能動形プログラミングとJava Observerとの関係 − 基盤としての pi 計算モデル −.
     科学研究費補助金 特定領域研究, A03班研究会, Nov. 1999.
  5. 中村一博, 丸岡新治, 木村晋二, 渡邉勝正.
     充足可能性判定手法に基づいたマルチクロックパス解析.
     電子情報通信学会 VLSI 設計技術研究会 VLD99-82, pp. 55--62, Nov. 1999.
  6. 渡邉勝正, 木村晋二, 堀山貴史.
     コンテンツに適応する発展的ソフトウェアの構成法 - 能動形プログラミングとその実現機構 -.
     科学研究費補助金 特定領域研究, 発展機構を備えたソフトウェアの構成原理の研究, 第6回研究会報告集 A03-09, Jan. 2000.
  7. T.~Horiyama and T.~Ibaraki.
     Deduction and Abduction with Ordered Binary Decision Diagrams.
     LA シンポジウム, Feb. 2000.
• 全国大会
  1. 高木一義, 木村晋二.
     Minimization Algorithm of Free BDDs Based on Depth-First Enumeration.
     1999 年電子情報通信学会基礎・境界ソサイエティ大会, A-3-1, Sept. 1999.
  2. 丸岡新治, 中村一博, 木村晋二, 渡邉勝正.
     多段論理回路のための充足可能性判定手法とそれを用いた マルチクロックパス解析.
     1999 年電子情報通信学会基礎・境界ソサイエティ大会, A-3-8, Sept. 1999.

1998年度 (平成10年度: 1998年4月 - 1999年3月)

• 論文誌・国際会議
  1. Timing Verification of Sequential Logic Circuits Based on Controlled Multi-Clock Path Analysis
     • K. Nakamura, S. Kimura, K. Takagi, and K. Watanabe
     • IEICE Trans. Fudamentals, Vol. E81-A, No. 12, pp. 2515--2520, Dec. 1998.
  2. Waiting False Path Analysis of Sequential Logic Circuits for Performance Optimization
     • K.Nakamura, K.Takagi, S.Kimura, and K.Watanabe
     • Proc. ICCAD'98, pp. 392--395, Nov. 1998
  3. Exact Minimization of FBDDs for Pass-Transistor Logic Optimization
     • K.Takagi, H.Hatakeda, S.Kimura, and K.Watanabe.
     • Proceedings of the 8th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI '98), pp. 122--127, Oct. 1998
• 研究会
  1. 英文契約書における要目の抽出
     • 相良かおる, 渡邉勝正.
     • 信学技報 NLC98-19, pp. 29--36, July 1998
  2. FBDD の厳密最小化とパストランジスタ論理の合成への応用
     • 畠田宏司, 高木一義, 木村晋二, 渡邉勝正.
     • 信学技報 VLD98-62, pp. 135--140, Sept. 1998
  3. 英文契約書における内容の抽出 --- シソーラス作成のための統計情報を用いた類似度計算 ---
     • 相良かおる, 渡邉勝正.
     • 情処研報 自然言語処理 128-22, pp. 159--166, Nov. 1998
  4. 能動形計算モデル --- 細胞によるプログラミングを基に ---
     • 渡邉勝正, 木村晋二, 高木一義.
     • 科学研究費補助金 特定領域研究, A03班研究会, Nov. 1998
  5. コンテンツに適応する発展的ソフトウェアの構成法 --- 能動細胞の働きと実装 ---
     • 渡邉勝正, 木村晋二, 高木一義.
     • 特定領域研究 ソフトウェア発展, 第４回研究会, Jan. 1999
  6. 英文契約書における内容の抽出 --- 条文における権利・義務記載部分の内容を表す句構成セットの作成 ---
     • 相良かおる, 渡邉勝正.
     • 情処研報 自然言語処理 130-17, pp. 129--136, Mar. 1999
  7. 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
     • 小川修, 高木一義, 伊藤康史, 木村晋二, 渡邉勝正.
     • 信学技報 VLD98-145, pp. 33--40, Mar. 1999
  8. 可変なハードウェアを持つ計算機システムのためのアプリケーション開発手法
     • 伊藤康史, 高木一義, 木村晋二, 渡邉勝正.
     • 日本ソフトウェア科学会, PPL'99, Mar. 1999
• 全国大会
  1. パストランジスタ論理の合成のための FBDD の厳密最小化
     • 畠田宏司, 高木一義, 木村晋二, 渡邉勝正.
     • 1998 年 電子情報通信学会 基礎・境界ソサイエティ大会, A-3-7, p.44, Sept. 1998
  2. 再構成可能部を持つJavaプロセッサ
     • 木田裕之, 木村晋二, 高木一義, あべ松竜盛, 渡邉勝正.
     • 1999 年電子情報通信学会総合大会, SA-2-6, Mar. 1999
  3. 教育用 16 ビットパイプラインプロセッサの設計とチップ試作
     • 高木一義, 朱強, 丸岡新治, 木村晋二.
     • 1999 年電子情報通信学会総合大会, SA-2-7, Mar. 1999

平成5年度(1993年) - 平成9年度(1997年) の成果へ

渡邉研のホームページ