研究テーマ 2004

研究成果の LSI チップ

高位設計と検証

近年の集積回路技術の向上により、大規模なシステムLSIが実現 できるようになりました。その結果として、設計のレベルを高めて 大規模システムを早く誤り無く設計するための手法の研究が必要不可欠 です。我々の研究室では、人間が行っているハードウェアの最適化を 自動化するための手法や、設計された回路の正しさを製造前に確認する 検証手法の研究を行っている。検証は特にハードウェアの設計では 重要で、それは製造に大きな初期費用および時間を必要とするためである。 つまり製造したものが誤っていた場合は問題が大きい。
  1. 回路のデータパスのビット幅の自動最適化
  2. C 言語を用いたプロセッサの設計手法
  3. C のプログラムからの等価論理式の自動生成
  4. 論理関数処理を用いた高位検証手法

再構成可能ハード
ウェアとその応用

Field Programmable Gate Array に代表される再構成可能ハードウェア は、ハードウェアでありながら製造後に回路構造を変更できるという ソフトな面があり、プロトタイピングや機能検証などで広く用いられ ている。我々の研究室では、再構成可能ハードウェアのアーキテクチャ から応用まで研究している。
  1. Folding 機構を持つ新しい FPGA アーキテクチャ
  2. プロセッサにおける配線の再構成可能性
  3. FPGA に対するマッピングアルゴリズム

システム LSI の
設計と実現

システム LSI 向けのアルゴリズムを考えて、それを実際に設計し、 評価を行うことは、新しいシステム LSI の検討を行う上で必要 不可欠です。そこで、本大学院ではパイプラインプロセッサなどを 題材にして、一度は設計とLSIのレイアウトの実習を行っている。 本研究室では、これに対応し、より実際に近いテーマで LSI の設計と 実現を行いながら、設計自動化手法や検証手法などとリンクさせる研究 を行っている。
  1. 暗号 LSI チップとその応用
  2. 音声や画像処理 LSI
  3. Java プロセッサ

テストベクタの圧
縮手法、テスタ
インタフェース

LSI の製造時には、非常に薄い膜の生成や細い線の作成を行うので、 正しく作られない可能性が 0 にはできない。そこで、製造された LSI チップはすべて正しく製造されていて正しく動作するかどうかを 検査する必要がある。我々はこのテストの問題に対し、とくにテスト ベクトルを如何に短くするか、およびテスタを用いる場合の統合インタ フェースについて研究を進めている。
  1. テストベクトルの圧縮手法
  2. テスタ言語の解析など

過去の研究テーマ

Last modified: 2004.03